据产业消息，台积电将从 2020 年 3 月开始，大规模量产 5nm 工艺，届时芯片公司就可以开始用新工艺流片了。
很多人一直说摩尔定律已死，但是在 7nm 工艺量产后仅仅两年，5nm 就要成真，真是有点不可思议。
7nm+ EUV 节点之后，台积电 5nm 工艺将更深入地应用 EUV 极紫外光刻技术，综合表现全面提升，官方宣称相比第一代 7nm EDV 工艺可以带来最多 80％ 的晶体管密度提升，15％ 左右的性能提升或者 30％ 左右的功耗降低。
这些数据是来自台积电在 ARM A72 核心的结果，不同芯片表现肯定不一样，但无论性能还是功耗，必然都会比 7nm 时代有明显进步。
另外，台积电还准备了增强版的 N5P 5nm 工艺，优化前线和后线，可以继续提升7％ 的性能，或者降低 15％ 的功耗。
台积电 5nm 工艺已经有多家客户，虽未官宣，但是苹果下代A系列、华为下代麒麟、AMD 下代 Zen4 架构、高通下代骁龙旗舰，几乎都跑不了，据说“家里有矿”的比特大陆也会在未来 AI 芯片上应用 5nm。
为了满足客户需求，台积电已经上调了计划中的 5nm 产能，而现在的 7nm 也是有些供不应求。
原文来自：
本文地址：//q13zd.cn/tsmc-5nm-mass.html编辑：王浩，审核员：张文祥
Linux大全：
Linux系统大全：
